检测到您的浏览器版本过低，可能导致某些功能无法正常使用，建议升级您的浏览器，或使用推荐浏览器 Google Chrome 、Edge、Firefox 。 X
全球首个基于大面积二维半导体材料（n型MoS₂与p型WSe₂）的互补金属氧化物半导体（CMOS）单指令集计算机（OISC）成功研制并运行，执行反向减法和跳过借位（RSSB）运算。该芯片集成超千个NMOS与PMOS晶体管、基本逻辑门、时序电路及存储器，工作电压≤3V，频率高达25kHz，功耗低至皮瓦级，标志着二维材料迈向实用化集成电路的关键里程碑。
几十年来，硅一直是半导体技术的基石。场效应晶体管（FET）的持续微型化推动了电子设备的飞速发展，但随着硅器件尺寸逼近物理极限，提升其速度与能效变得日益艰难。二维（2D）材料凭借其原子级厚度、高迁移率及独特电学特性被视为极具潜力的替代者。尽管在晶圆级生长、高性能n型MoS₂和p型WSe₂ FET，乃至微处理器、运放和SRAM等二维集成电路方面已取得进展，但面向主流应用的二维CMOS技术（2D-CMOS）——尤其是复杂组合与时序电路——仍面临巨大挑战。实现高性能、低功耗的2D-CMOS大规模集成，已成为下一代电子产品的关键突破口。
宾夕法尼亚州立大学的研究团队采用金属有机化学气相沉积（MOCVD）技术在2英寸蓝宝石衬底上成功生长出高质量单层MoS₂（n型）和2-3层WSe₂（p型）薄膜，并通过拉曼光谱验证了材料结构。基于此制造了超过1000个n型MoS₂ FET和1000个p型WSe₂ FET，关键工艺包括沟道长度缩放（LCH=100nm）、集成高κ栅介质（HfO₂），以及对WSe₂器件进行一氧化氮（NO）后处理以显著增强p型性能。通过工艺优化，团队成功调控了n型和p型二维FET的阈值电压（VTH），为低功耗CMOS设计奠定基础。器件性能表现优异：n型MoS₂ FET中值导通电流（ION,N）约102 µA/µm，关断电流（IOFF,N）低于10 pA/µm，亚阈值斜率（SSN）约132 mV/dec，阈值电压（VTH-N）约1 V，器件间变异系数低至0.11-0.25；p型WSe₂ FET中值导通电流（ION,P）约125 µA/µm，关断电流（IOFF,P）低于10 pA/µm，亚阈值斜率（SSP）约125 mV/dec，阈值电压（VTH-P）约-0.85 V，变异系数为0.2-0.43。其中"冠军"器件性能尤为突出：n型MoS₂ FET导通电流高达336 µA/µm (VDS=1V)，ION/IOFF比达2.1×10⁷ (关断电流仅16 pA/µm)；p型WSe₂ FET导通电流达306 µA/µm (VDS=1V)，ION/IOFF比达8×10⁷ (关断电流仅3.8 pA/µm)，解决了二维FET同时实现高驱动电流(>300 µA/µm)与超低关断电流(<10 pA/µm)的长期挑战。器件良率同样令人瞩目，99.2%的NMOS和95.3%的PMOS器件同时满足导通电流>50 µA/µm且关断电流<10 pA/µm的严苛标准，确保大规模电路集成的可行性。
研究团队成功制造并验证了构成计算系统的全套核心电路，包括非门（NOT）、与非门（NAND）、或非门（NOR）、异或门（XOR）、2:1多路复用器（MUX）等组合逻辑电路，关键时序控制单元D型触发器（DFF），以及六晶体管CMOS静态随机存取存储器（SRAM）单元。扫描电镜（SEM）图像清晰展示了基于MoS₂ NMOS和WSe₂ PMOS的精细电路结构。所有电路在低至2V或3V电源电压（VDD）下稳定工作，凸显其节能潜力。
在性能方面，CMOS架构展现出显著优势：相比单独的NMOS或PMOS逻辑，二维CMOS反相器速度大幅提升，冠军器件工作频率（fINV）达25kHz（受限于测试装置约100pF的大寄生电容CP,set-up）；得益于极低的亚阈值漏电流（IOFF），其静态功耗（Pstatic）中值低至0.2 pW (VDD=1V)、1.7 pW (VDD=2V) 和 16 pW (VDD=3V)，与先进硅CMOS相当。当前开关能量（ESW）中值在177至3000 pJ范围（受大寄生电容限制），未来通过减小寄生电容可大幅降低。基于实验数据开发的行业标准SPICE兼容BSIM-BULK紧凑模型（纳入器件间变异）预测：若负载电容（CL）从测试的100pF降至先进的1fF（栅电容水平），二维CMOS反相器的传播延迟（τdelay）中值可达200ps，对应工作频率高达5GHz，其他逻辑门同样展现出同等高速潜力，明确降低寄生电容是未来提速关键。
团队成功研制出执行RSSB指令的二维CMOS OISC芯片。该芯片包含1位算术逻辑单元（ALU，集成XOR、NOR、NOT门）、4个DFF（共64个器件）以及由多路复用器模拟的片上存储器，集成了超过1000个MoS₂ NMOS器件和1000个WSe₂ PMOS器件。高角度环形暗场扫描透射电镜（HAADF-STEM）图像及元素映射清晰展示了NMOS（MoS₂）与PMOS（WSe₂）晶体管在约1.2μm尺度内的异质集成结构，以及包含Ti/Pt栅极、HfO₂介质、Pd/Pt（PMOS）/Au/Pt（NMOS）接触和关键Al₂O₃隔离层的完整堆叠。该OISC执行RSSB指令包含四个阶段：指令获取（CLK1）、数据获取、ALU运算（减法与零比较）、结果写回（CLK2）。实验测得的时序图清晰展示了数据（NUM, Mem[X]）、ALU输出（Sub, Borrow）及最终结果（Result, Flag）在时钟控制下的正确跳变，验证了功能完整性。同一芯片上多个OISC均成功运行，且经校准SPICE模型的仿真结果与实验数据高度吻合。性能基准测试显示：与采用ARM ASAP 7nm PDK仿真的硅基FinFET OISC相比，当前二维CMOS OISC的传播延迟高出约10倍，主要受驱动电流较低（约10倍）和电压摆幅较大（1.5V vs 0.35V）影响；器件间变异导致的性能波动（相对误差RE）比7nm硅技术高约2.5倍，需将n/p型二维FET的σ值降低2-2.5倍以匹配硅水平。此次演示将非硅CMOS OISC与半导体史上的PMOS（Intel）、NMOS（NEC）、CMOS（RCA）开创性工作及近期的碳纳米管和MoS₂集成电路等里程碑并列。
图2：Subir Ghosh（左）和Saptarshi Das（右）带领团队研发了一款能够进行简单运算的无硅互补金属氧化物半导体计算机，他们中间展示的是这台计算机的显微镜图像
尽管成果显著，二维CMOS技术迈向产业化仍需克服多重挑战。首要任务是提升大面积二维材料生长的均匀性，并通过优化制造工艺进一步降低器件参数波动（D2D变异），尤其是将n型和p型FET的变异系数σ值降低2至2.5倍以达到硅基水平。当前限制开关速度的主要瓶颈——寄生电容问题，可通过从背栅转向顶栅架构来有效缓解。开发适配二维半导体的新型介电材料以改善静电控制，也是实现高性能CMOS电路的关键路径。未来需持续推进沟道长度微缩、等效氧化层厚度（EOT）缩减，以及材料和界面工程的协同优化。虽然当前性能尚落后先进硅技术数个节点，但明确的技术路线为二维材料的规模化应用指明了方向。
本研究实现了全球首款基于异质集成n型MoS₂和p型WSe₂晶体管的非硅CMOS计算机的研制与运行。通过优化MOCVD材料生长、器件后处理（如NO掺杂）、沟道长度调控和高κ介质（HfO₂）集成，团队实现了高驱动电流、超低泄漏电流和皮瓦级静态功耗，使二维CMOS电路能在≤3V电压和高达25kHz频率下稳定工作。集成规模超2000个晶体管的芯片完整囊括组合电路、时序电路和SRAM单元。尽管当前开关能量和传播延迟受限于寄生电容，基于严格实验校准的SPICE模型预测：在减小寄生电容后，二维CMOS具备媲美先进硅技术的GHz级潜力。这项突破不仅是大面积二维CMOS集成电路领域的重大里程碑，为未来高性能、超低功耗电子器件奠定工艺基础，更标志着后硅时代微电子技术发展迈出关键一步，为下一代计算架构开辟全新道路。
1. Ghosh, S., Zheng, Y., Rafiq, M. et al. A complementary two-dimensional material-based one instruction set computer. Nature 642, 327–335 (20250611). https://doi.org/10.1038/s41586-025-08963-7
2. Bhavana P.Indian-American researcher at Penn State invents world's first 2D computer【EB/OL】.https://www.newindiaabroad.com/english/technology/indian-american-researcher-at-penn-state-invents-worlds-first-2d-computer,2025-6-12.
