检测到您的浏览器版本过低，可能导致某些功能无法正常使用，建议升级您的浏览器，或使用推荐浏览器 Google Chrome 、Edge、Firefox 。 X
一、美国ITC裁定英诺赛科侵犯EPC公司氮化镓专利权，限制产品进入美国
位于美国加利福尼亚州埃尔塞贡多的宜普电源转换公司(EPC，Efficient Power Conversion)是一家生产用于电源管理应用的增强型硅基氮化镓(eGaN)功率场效应晶体管(FET)和集成电路的公司。
当地时间2025年1月7日，EPC公司宣布，美国国际贸易委员会(ITC)最终裁定的总统审查期已结束，裁定中国珠海英诺赛科(Innoscience)科技有限公司及其关联公司苏州英诺赛科科技有限公司侵犯了EPC的氮化镓(GaN)技术基础专利。ITC的裁定现已生效，对未获得EPC许可的英诺赛科产品实施进口和销售禁令。该公司表示，ITC裁定认为位于中国苏州的硅基氮化镓(GaN-on-Si)电源解决方案公司英诺赛科侵犯了EPC的GaN技术基础专利，该技术是人工智能、卫星、快速充电器、人形机器人和自动驾驶等应用的核心。
英诺赛科成立于2015年12月，是一家致力于第三代半导体硅基氮化镓研发与产业化的高新技术企业。公司采用IDM全产业链模式，集芯片设计、外延生长、芯片制造、测试与失效分析于一体，在8英寸硅基氮化镓晶圆的生产能力方面具有优势。英诺赛科目前有珠海及苏州两座8英寸硅基氮化镓生产基地。
二、案件背景
EPC公司最初于2023年5月向ITC对英诺赛科提起诉讼，指控其侵犯了第8,404,508和8,350,294号美国专利。作为回应，英诺赛科对EPC公司的2件美国专利及其中国同族专利的有效性提出质疑。针对英诺赛科公司的质疑，中国国家知识产权局于2024年4月和5月维持了EPC对应专利的有效性，ITC行政法官于2024年7月做出初步裁定维持被质疑专利的有效性，并裁定英诺赛科侵犯了EPC的基础专利，即美国专利号8,350,294。ITC的最终裁定需要经过60天的总统审查期，该审查期于2025年1月6日到期。
三、涉案专利介绍
该案涉及的2件专利基本情况如下：
表1 EPC与英诺赛科GaN专利大战涉案专利
|
序号 |
标题 (中文) |
申请人 |
公开（公告）号 |
公开（公告）日 |
申请日 |
|
1 |
增强模式GaN
HEMT器件及其制造方法 |
Alexander Lidow;
Robert Beach; Alana Nakata; Jianjun Cao; Guang Yuan Zhao |
US8404508B2 |
2013-3-26 |
2010-4-8 |
|
2 |
补偿栅MISFET及其制造方法 |
Alexander Lidow;
Robert Beach; Jianjun Cao; Alana Nakata; Guang Yuan Zhao |
US8350294B2 |
2013-1-8 |
2010-4-8 |
1）增强模式GaN HEMT器件及其制造方法（US8404508B2）
摘要：该专利涉及一种增强型GaN晶体管及其形成方法。该增强型GaN晶体管包括衬底、过渡层、由III族氮化物材料构成的缓冲层、由III族氮化物材料、漏极和源极接触构成的势垒层、含有受主型掺杂元素的栅极III-V化合物、以及栅极金属，其中栅极III-V化合物和栅极金属通过单个光掩模工艺形成以进行自对准，并且栅极金属的底部和栅极化合物的顶部具有相同的尺寸。增强模式GaN晶体管还可以具有由欧姆金属制成的场板，其中漏极欧姆金属、源极欧姆金属和场板通过单个光掩模工艺形成。
权利要求1：一种形成增强型GaN晶体管的方法，该方法包括:在衬底上成核和生长过渡层；在晶体管层上生长III族氮化物外延层；在外延层上生长III族氮化物阻挡层；在阻挡层上生长具有受体型掺杂剂的GaN层；在掺杂的GaN层上淀积栅接触层；施加栅极光阻图案；蚀刻掉栅极区域外的栅极接触层；蚀刻掉掺杂的GaN层，除了栅接触下面的掺杂的GaN层的一部分之外；去除栅极光阻图案；沉积介电层；施加接触光阻图案；蚀刻介电层以开启漏极与源极接触区；去除接触光阻图案；沉积欧姆接触金属；涂敷金属光阻图案；蚀刻欧姆接触金属；去除金属光阻图案； 以及进行快速热退火以形成欧姆漏极和源极接触。
图1 增强模式GaN HEMT器件及其制造方法（US8404508B2）
2）补偿栅MISFET及其制造方法（US8350294B2）
摘要：具有低栅极泄漏MISFET，例如GaN晶体管。在一个实施例中，利用栅极接触下方和势垒层上方的补偿GaN层来减少栅极泄漏。 在另一实施例中，通过采用栅极接触下方和势垒层上方的半绝缘层来减少栅极泄漏。
权利要求1：一种III族氮化物晶体管，包括 : 衬底，衬底上方的一组III-N过渡层，在该组过渡层之上的III-N缓冲层，在缓冲层之上的III-N势垒层，在阻挡层上的补偿GaN层，以及在补偿GaN层上方的栅极接触。
图2 补偿栅MISFET及其制造方法（US8350294B2）
参考文献：
2.
https://www.semiconductor-today.com/news_items/2024/nov/epc-innoscience-111124.shtml.
2024.11.11
