阿斯麦High NA EUV光刻首次实现商业化量产

在半导体制造持续逼近物理极限的当下，阿斯麦公司的High NA EUV光刻技术已成为延续摩尔定律的关键支点。随着晶体管特征尺寸不断向原子尺度逼近，传统光刻技术在分辨率、良率和成本之间已面临日益尖锐的冲突。High NA通过将数值孔径从0.33提升至0.55，将理论分辨率推进至8纳米，为2纳米及以下节点的单次图案化提供了可行路径。

阿斯麦公司于2026年7月15日宣布，英特尔代工已在其18Å工艺的部分图层上，使用数值孔径为0.55的High NA EUV光刻机进入高量产阶段，生产部分Panther Lake处理器即英特尔酷睿Ultra系列3，且这些图层的良率与现有的0.33NA Low NA平台相匹配。大约两年前，英特尔代工在俄勒冈州希尔斯伯勒接收了首台High NA EUV光刻机EXE:5000系统，并随后引入了第二代EXE:5200B。如今，它成为业内首家利用这项技术实现高量产逻辑芯片图案化的公司。

相比之下，台积电的策略更为审慎。面对每台High NA EUV光刻机高达约4亿美元的造价，台积电仍选择固守0.33NA EUV加先进多重图案化路线，直至2026年初才启动High NA评估工具的安装。这主要是因为High NA单次曝光的成本溢价约为2.5倍，而继续使用已折旧的0.33NA设备进行多重图案化更为经济。由此，台积电有意将High NA的量产学习曲线推迟两年或更久，而英特尔则正在这一领域加速积累。若High NA的经济性按英特尔目前展示的较快轨迹成熟，其先发优势将有望转化为实际回报。

商业战略的博弈终究建立在底层工程技术的突破之上。要真正理解英特尔为何敢于率先押注，以及High-NA究竟如何跨越物理与制造的鸿沟，就必须深入探究光刻系统的内部构造与工程架构。

一份题为“The High-NA EUV Lithography: Architecture and Operation in ASML TwinScan EXE:5000 Systems”的工程技术专著预印本为理解High NA EUV光刻系统的全貌提供了系统性的分析框架。该文献的作者曾先后在GTE、西门子及Italtel等知名企业从事电子设计与电信领域知识产权保护工作，后以技术分析师的身份，运用工程分析的严谨方法，对High-NA EUV光刻技术进行系统研究。

该专著对ASML TWINSCAN EXE:5000 High NA EUV光刻系统进行了以工程为核心的架构分析，系统性地描绘了支撑2纳米以下半导体制造所需的技术、光学与计算框架，依次剖析了这台机器全部互联的工业组件与子系统，具体包括：

反射掩模（掩模版）的引入基础：涉及低热膨胀材料（LTEM）EUV掩模版的制造，涵盖其先进材料、亚纳米级原子沉积工艺以及几何布局参数。

核心宏观架构：系统的整体布局，将容纳蔡司SMT多层反射镜链的庞大高真空洁净室主舱，与深埋在副厂房（sub-fab）楼层内的大功率TRUMPF工业级二氧化碳红外驱动激光器连接起来。

光束传输单元（BDU）与等离子体生成：引导红外激光束通过庞大的水冷铜镜，经过20米的轨迹传输至光源腔的光机管线。在此处，辐射以双脉冲形式每秒轰击5万个锡微滴，生成窄带EUV等离子体，并通过与主舱对接的多吨重蔡司收集镜，在中间焦点（IF）处提供校准后的200-500瓦平均功率。

多尺度同步与能量控制：TRUMPF-ASML 耦合架构的微秒级时间同步，计算50 kHz锡微滴发生器的热力学平衡，并详细说明光电调制环路。

中间焦点快门工程：超快快门组件的机械与结构动力学，其工程设计能够在毫秒级响应时间内拦截多千瓦的激光路径，以在工件台步进期间保护上游光学器件。

高真空气体动力学与污染控制：舱体核心的化学与流体动力学行为，量化了由中间焦点孔径处持续运行的超音速氢气流维持的动态气体锁。

无接触运动学与激光计量：通过真空内的磁悬浮工件台定位彻底消除机械接触，并由高速干涉激光传感器组成的连续网络驱动，以亚纳米级精度追踪工件台坐标。

运动学与光学集成：非对称光学的数学基础，详细说明了在平移晶圆平面上5毫米单次曝光狭缝的稳定性和扫描边界。

热动力学与波前校正：双区热补偿算法（掩模图案吸收与投影光学镜箱反射），由预测性前馈软件环路和原位ILIAS波前计量驱动。

外围与外部支持设备：超高真空抽气系统的架构层级，以及维持反射镜、掩模卡盘和晶圆台之间极端热平衡而设计的先进液冷歧管。

分布式计算基础设施：主控机架协调内部确定性的现场可编程逻辑门阵列（FPGA）网络和子系统架构，以控制扫描机的实时运行。

参考文献：

[1]Intel Turns to Next-Generation ASML Tool to Help Make Its Laptop Chips[EB/OL].(2026-7-15)https://english.aawsat.com/technology/5296205-intel-turns-next-generation-asml-tool-help-make-its-laptop-chips

[2]ASML’s High-NA Milestone Is an AI-Chip Bridge[EB/OL].(2026-7-15)https://www.techi.com/asml-high-na-euv-intel-18a-ai-chip-readiness/

[3]Will Intel Foundry’s High-NA EUV Lead Compound Into a 14A Advantage?[EB/OL].(2026-7-16)https://futurumgroup.com/insights/will-intel-foundrys-high-na-euv-lead-compound-into-a-14a-advantage/